1引言

　　近年來，隨著計算機微處理器的輸入電壓要求越來越低，低壓大電流DC-DC變換器的研究得到了許多研究者的重視，各種拓撲結(jié)構(gòu)層出不窮，同步整流技術(shù)、多重多相技術(shù)、磁集成技術(shù)等也都應用于這個領(lǐng)域。筆者提出了一種交錯并聯(lián)的低壓大電流DC-DC變換器，它的一次側(cè)采用對稱半橋結(jié)構(gòu)，而二次側(cè)采用倍流整流結(jié)構(gòu)。采用這種結(jié)構(gòu)可以極大地減小濾波電容上的電流紋波，從而極大地減小了濾波電感的大小與整個DC-DC變換器的尺寸。這種變換器運行于48V的輸入電壓和100kHz的開關(guān)頻率的環(huán)境。

　　2倍流整流的低壓大電流DC-DC變換器的結(jié)構(gòu)分析

　　倍流整流低壓大電流DC-DC變換器的電路原理圖如圖1所示，一次側(cè)采用對稱半橋結(jié)構(gòu)，二次側(cè)采用倍流整流結(jié)構(gòu)，在S1導通時SR1必須截止，L1充電；在S2導通時SR2必須截止，L2充電，這樣濾波電感電流就會在濾波電容上移項疊加。圖2給出了開關(guān)控制策略。

　　圖1倍流整流的低壓大電流DC-DC變換器的電路原理圖

　　圖2開關(guān)的控制策略

　　通過以上分析可以看出，倍流整流結(jié)構(gòu)的二次側(cè)2個濾波電感電流在濾波電容上相互疊加，從而使得輸出電流紋波變得相當小。

　　結(jié)構(gòu)中的同步整流器均按外加信號驅(qū)動處理，使控制變得很復雜，但在這種半橋-倍流拓撲結(jié)構(gòu)中使用簡單的自驅(qū)動方式很困難，因為，在這種結(jié)構(gòu)中，如果直接從電路中取合適的點作為同步整流器的驅(qū)動信號，在死區(qū)時間內(nèi)當這個驅(qū)動信號為零時，同步整流器就會截止。為了在半橋-倍流拓撲結(jié)構(gòu)中使用自驅(qū)動方式，就必須使用到輔助繞組。

　　以單個半橋-倍流拓撲結(jié)構(gòu)為例，見圖3，VSEC為變壓器的二次側(cè)電壓，Vgs為由輔助繞組獲得的同步整流器的驅(qū)動電壓，可以看出即使在死區(qū)的時間內(nèi)，同步整流器的驅(qū)動電壓也不可能為零，保證了自驅(qū)動方式在這種拓撲結(jié)構(gòu)中的應用。

　　圖3自驅(qū)動同步整流器電路及波形圖

　　另外，由于在大電流的情況下MOSFET導通壓降將增大，從而產(chǎn)生較大的導通損耗，為此應采用多個MOSFET并聯(lián)方法來減小損耗。

　　3交錯并聯(lián)低壓大電流DC-DC變換器

　　3.1電路原理圖

　　綜上所述，倍流整流低壓大電流DC-DC變換器具有很好的性能，在此基礎(chǔ)上引入交錯并聯(lián)技術(shù)，構(gòu)成一種新的結(jié)構(gòu)，稱為并聯(lián)低壓大電流DC-DC變換器，可以進一步減小輸出電流紋波。

　　圖4為交錯并聯(lián)低壓大電流DC-DC變換器的電路原理圖（以最簡單的2個倍流整流交錯并聯(lián)為例）。

　　圖4交錯并聯(lián)低壓大電流DC-DC變換器的電路原理圖

　　3.2變換器的開關(guān)控制策略

　　交錯并聯(lián)低壓大電流DC-DC變換器的開關(guān)控制策略見圖5。

　　圖5交錯并聯(lián)低壓大電流DC-DC變換器的開關(guān)控制策略

　　3.3交錯并聯(lián)低壓大電流DC-DC變換器性能

　　首先這種拓撲結(jié)構(gòu)最大的優(yōu)點是變壓器原邊的結(jié)構(gòu)簡化，控制變得很簡單。其次，這種方法的實現(xiàn)必須采用同步整流電路，因為交錯并聯(lián)電路的實現(xiàn)要求變壓器副邊上下電位輪流為正，在一個時間段內(nèi)有且只有一個為正電位，其余都為零電位。但在這種拓撲結(jié)構(gòu)中，由于2個變壓器的原邊串聯(lián)在一起，而副邊是并聯(lián)的，這樣如果用肖特基二極管作整流器，那么輸入電壓將在2個變壓器原邊上分壓，而肖特基二極管又沒有選通的功能，這樣變壓器二次側(cè)的波形將是完全對稱的，上下2個整流電路的電流完全重合，達不到電流交錯并聯(lián)的目的。

　　這樣，應用同步整流器來完成這個功能，同時利用MOSFET的雙向?qū)щ娞匦?，因為同步整流管的漏源電流是分布在坐標橫軸兩側(cè)的。這種結(jié)構(gòu)的過程詳細分析如下：

　　1）S1導通，S2截止；S3截止，S4，S5，S6均導通。由于S4，S5，S6的導通，第一變壓器副邊繞組下端為零電位，第二變壓器副邊繞組上、下端均為零電位，電感L1上電流上升，L2，L3，L4上電流下降。

　　2）S2導通，S1截止；S4截止，S3，S5，S6均導通。由于S3，S5，S6的導通，第一變壓器副邊繞組上端為零電位，第二變壓器副邊繞組上、下端均為零電位，電感L2上電流上升，L1，L3，L4上電流下降。

　　3）S1導通，S2截止；S5截止，S3，S4，S6均導通。由于S3，S4，S6的導通，第二變壓器副邊繞組下端為零電位，第一變壓器副邊繞組上、下端均為零電位，電感L3上電流上升，L1，L2，L4上電流下降。

　　4）S2導通，S1截止；S6截止，S3，S4，S5均導通。由于S3，S4，S5的導通，第二變壓器副邊繞組上端為零電位，第一變壓器副邊繞組上、下端均為零電位，電感L4上電流上升，L1，L2，L3上電流下降。

　　以上各式均忽略整流器的電壓降，且VSEC為變壓器二次側(cè)的電壓值。

　　根據(jù)以上分析可知，應用同步整流器，通過變壓器原邊串聯(lián)而副邊并聯(lián)的方法，可以實現(xiàn)這種交錯并聯(lián)半橋-倍流拓撲結(jié)構(gòu)。它的優(yōu)點主要有以下幾個方面：

　　1）有效地簡化了拓撲結(jié)構(gòu)和控制策略。

　　2）在頻率保持不變的情況下，如果紋波的峰-峰值一定，則這種結(jié)構(gòu)可以有效減小濾波電感的值，從而加快整個變換器的動態(tài)響應時間。

　　3）交錯并聯(lián)的半橋-倍流拓撲結(jié)構(gòu)與非交錯并聯(lián)的半橋-倍流拓撲結(jié)構(gòu)相比，一次側(cè)和二次側(cè)的導通損耗相差不多，但由于采用交錯并聯(lián)技術(shù)，二次側(cè)的開關(guān)頻率是原來的一半，相應的開關(guān)損耗也是原來的一半。由于變換器的開關(guān)損耗在整個損耗統(tǒng)計中占很大的比例，因此，交錯并聯(lián)技術(shù)可以極大地提高變換器的效率。

　　4仿真分析

　　應用Pspice軟件對電路進行仿真。電路的參數(shù)如下：開關(guān)頻率為100kHz，占空比為40%，輸入電壓為48V，濾波電感為2μH，濾波電容為820μF，輸出電流為60A，輸出電壓為1125V。

　　圖6所示為濾波電感的電流波形，從圖6可以看出，4個濾波電感的電流輪流充電，如果一個濾波電感在充電，其余3個電感必須在放電，在死區(qū)時間內(nèi)，4個濾波電感都在放電。

　　圖7和圖8所示分別為交錯并聯(lián)變換器與單個倍流整流變換器結(jié)構(gòu)的輸出電流紋波波形，從圖7中可以看出，4個濾波電感的電流在濾波電容上疊加，可以把電流的紋波減小很多。

　　圖6濾波電感電流波形

　　圖7交錯并聯(lián)變換器結(jié)構(gòu)的輸出電流紋波波形

　　圖8單個倍流整流變換器結(jié)構(gòu)的輸出電流紋波波形

　　5實驗結(jié)果

　　通過理論研究及仿真分析，可以看出，交錯并聯(lián)的低壓大電流DC-DC變換器具有良好的性能，在輸出為1125V/60A的情況下，輸出電流紋波可以降到很小。為了進一步說明這種拓撲結(jié)構(gòu)的可行性，用實驗結(jié)果驗證。實驗電路見圖4，實驗參數(shù)和仿真相同，最后得到如圖9所示的實驗波形。圖9中，Vgs為一次側(cè)一個MOSFET的門極驅(qū)動電壓波形，Vds則為相應的MOSFET的柵源電壓波形，從圖9可以看出，實驗結(jié)果所得波形同圖5的理論分析結(jié)果十分吻合，所提出的方法是可行的。其中，變壓器選用R2KB軟磁鐵氧體材料制作的GU22磁心，原副邊的匝數(shù)分別為8匝和1匝；電感選用寬恒導磁材料IJ50h制作的環(huán)形鐵心T5-10-215，匝數(shù)為8匝。

　　圖9實驗波形

　　6結(jié)語

　　通過仿真及實驗分析，得出以下結(jié)論：對于低壓大電流DC-DC變換器，可以通過交錯并聯(lián)的方法，進一步減小輸出電流紋波，效果十分明顯；或者在同樣輸出電流紋波情況下，可以極大地減小濾波電感值，從而減小整個變換器的尺寸，提高變換器的瞬態(tài)響應特性。所討論的2個倍流整流結(jié)構(gòu)交錯并聯(lián)案例同樣適應于多個倍流整流結(jié)構(gòu)交錯并聯(lián)的情況。