通過增大芯片面積，一個芯片中可以放下更多的晶體管，更多的晶體管可以實現(xiàn)功能更復雜，性能更高的芯片呢。這是一個比較有意思的問題。乍一看貌似很有道理的樣子，那么為什么半導體行業(yè)卻沒有這么發(fā)展呢？

首先我們看一下，一顆芯片是怎樣制造出來的呢？在半導體制造中，先將單晶硅棒經過拋光、切片之后，成為了晶元（wafer）。而每一片wafer經過摻雜、光刻、等步奏后形成一個個芯片。

成品的wafer一般長成下圖，wafer內一小塊一小塊的正方形我們稱之為die，即未封裝的芯片。

那么如果晶元的尺寸不變而增大單個芯片的大小會有什么后果呢？1）一片wafer中芯片個數變少 這一點很好理解，比如下圖，圓形是wafer的范圍，正方形為一個die。隨著芯片面積的增大，相同大小一片wafer中包好的芯片個數從16變成4再到1。這樣就會造成制造成本很高。 2）良率變差 良率可以簡單理解為，一片wafer中可以正常工作的芯片。在芯片制造中由于灰塵或者切割或工藝等問題，會使同一片wafer中若干區(qū)域損壞，造成芯片報廢。我們還是一下圖為例。黑色點為損壞點。單個芯片面積越大良率越低。

那如我們同時將晶元的面積變大，這樣是不是就可以解決以上兩個問題了？ 下圖為晶元面積的發(fā)展史，很可惜晶元面積的增長速度較慢。如果不進行晶體管尺寸縮小，僅僅依靠晶元變大，那么半導體發(fā)展將遠遠的落后于摩爾定律。

選用更先進的工藝除了成本和良率的好處之外還有哪些方面的優(yōu)勢呢？一個MOS管的基本結構如下：

每一代新工藝節(jié)點，晶體管的溝道長度L變小。溝道長度變小后，晶體管有更快的反應速度，更低的控制電壓。

1）更快的頻率 隨著工藝節(jié)點的不斷縮小，芯片的頻率越來越高。

2）更低的電壓 而芯片的功耗是與電壓成平方關系，電壓的降低，可以極大的減少功耗。

由上可知，芯片的性能（頻率、面積、功耗）與芯片中集體管個數并沒有必然聯(lián)系，而僅僅通過增大面積無法達到提高性能的目的。 下圖是近40年來芯片發(fā)展圖，由圖可知通過不斷縮減晶體管尺寸，確保了近40年來半導體業(yè)高速的發(fā)展。

延伸閱讀

但是進入28nm以后再按照以往的經驗來縮減晶體管尺寸，將會失效。短溝道效應造成晶體管無法關斷。目前業(yè)內通過Fin－FET， SOI等技術來解決這個問題。