Enflame Tech是一家初創(chuàng)公司，在上海和北京都有研發(fā)中心。他們正在開(kāi)發(fā)AI培訓(xùn)平臺(tái)解決方案，包括深度學(xué)習(xí)加速器、PCIe板和軟件棧，目標(biāo)是云服務(wù)提供商和數(shù)據(jù)中心。

由于本次設(shè)計(jì)的重點(diǎn)是AI訓(xùn)練，所以在車上有一個(gè)4-hi HBM2內(nèi)存棧來(lái)存儲(chǔ)訓(xùn)練數(shù)據(jù)。ASIC通過(guò)硅插層與HBM2集成。ASIC包含單個(gè)集成的硬宏物理量，它有8個(gè)獨(dú)立的通道，DQ總寬度為1024，信號(hào)總數(shù)為3300 +。

本項(xiàng)目的兩個(gè)關(guān)鍵要素是插入器的設(shè)計(jì)和仿真。在信號(hào)完整性方面，HBM和PHY之間的電線長(zhǎng)度是精心選擇的，因?yàn)檩^長(zhǎng)的長(zhǎng)度需要更強(qiáng)的驅(qū)動(dòng)程序。高速信號(hào)路由在M1/M3，屏蔽層在M2。所有信號(hào)路由均設(shè)計(jì)線長(zhǎng)差±0.15%。優(yōu)化后的物理配置包括信號(hào)寬度、道間距和屏蔽圖案，如下圖所示。

AI芯片有大量的HBM模具進(jìn)行并行計(jì)算，并且由于微凸和C4凸（micro-bump and C4 bump）的顯著規(guī)模，它為物理設(shè)計(jì)和仿真工程師帶來(lái)了一定程度的建模困難。完整插入器設(shè)計(jì)的功率建模方面，使用Cadence Cadence Sigrity XcitePI提取工具提取SPICE netlist模型。模型后處理可以驗(yàn)證z阻抗、IR壓降和時(shí)域功率波紋，如下圖所示。

功率噪聲是保證HBM總線穩(wěn)定性的關(guān)鍵，同時(shí)處理龐大的HBM網(wǎng)系統(tǒng)信號(hào)和功率仿真也是當(dāng)前工具面臨的挑戰(zhàn)。設(shè)計(jì)大會(huì)的報(bào)告提出了兩種預(yù)測(cè)HBM功率噪聲的創(chuàng)新方法，使用Cadence Sigrity SystemSI和System Explorer工具進(jìn)行系統(tǒng)時(shí)域仿真。電壓倍增法和電流誘導(dǎo)法用于進(jìn)一步的功率噪聲預(yù)測(cè)，下圖是一個(gè)典型的場(chǎng)景。( “CMF”的首字母縮寫(xiě)是“當(dāng)前乘數(shù)”的意思。)

基準(zhǔn)測(cè)試是通過(guò)安裝在參考板上的測(cè)試芯片進(jìn)行的，測(cè)試結(jié)果表明，模擬預(yù)測(cè)與預(yù)測(cè)數(shù)據(jù)有很好的相關(guān)性。

綜上所述，這些功率建模和噪聲預(yù)測(cè)技術(shù)可廣泛應(yīng)用于多種不同類型的2.5D HBM基硅插層設(shè)計(jì)。

延伸閱讀——IR壓降

IR壓降是指出現(xiàn)在集成電路中電源和地網(wǎng)絡(luò)上電壓下降或升高的一種現(xiàn)象。隨著半導(dǎo)體工藝的演進(jìn)金屬互連線的寬度越來(lái)越窄，導(dǎo)致它的電阻值上升，所以在整個(gè)芯片范圍內(nèi)將存在一定的IR壓降。IR壓降的大小決定于從電源PAD到所計(jì)算的邏輯門單元之間的等效電阻的大小。

SoC設(shè)計(jì)中的每一個(gè)邏輯門單元的電流都會(huì)對(duì)設(shè)計(jì)中的其它邏輯門單元造成不同程度的IR壓降。如果連接到金屬連線上的邏輯門單元同時(shí)有翻轉(zhuǎn)動(dòng)作，那么因此而導(dǎo)致的IR壓降將會(huì)很大。然而，設(shè)計(jì)中的某些部分的同時(shí)翻轉(zhuǎn)又是非常重要的，例如時(shí)鐘網(wǎng)絡(luò)和它所驅(qū)動(dòng)的寄存器，在一個(gè)同步設(shè)計(jì)中它們必須同時(shí)翻轉(zhuǎn)。因此，一定程度的IR壓降是不可避免的。  

IR壓降可能是局部或全局性的。當(dāng)相鄰位置一定數(shù)量的邏輯門單元同時(shí)有邏輯翻轉(zhuǎn)動(dòng)作時(shí)，就引起局部IR壓降現(xiàn)象，而電源網(wǎng)格某一特定部分的電阻值特別高時(shí)，例如R14遠(yuǎn)遠(yuǎn)超出預(yù)計(jì)時(shí)，也會(huì)導(dǎo)致局部IR壓降；當(dāng)芯片某一區(qū)域內(nèi)的邏輯動(dòng)作導(dǎo)致其它區(qū)域的IR壓降時(shí)，稱之為全局現(xiàn)象。

IR壓降問(wèn)題的表現(xiàn)常常類似一些時(shí)序甚至可能是信號(hào)的完整性問(wèn)題。如果芯片的全局IR壓降過(guò)高，則邏輯門就有功能故障，使芯片徹底失效，盡管邏輯仿真顯示設(shè)計(jì)是正確的。而局部IR壓降比較敏感，它只在一些特定的條件下才可能發(fā)生，例如所有的總線數(shù)據(jù)同步進(jìn)行翻轉(zhuǎn)，因此芯片會(huì)間歇性的表現(xiàn)出一些功能故障。而IR壓降比較普遍的影響就是降低了芯片的速度。試驗(yàn)表明，邏輯門單元上5%的IR壓降將使正常的門速度降低15%。